混合键合，先进封装的必经之路？

普供养真言

如果您希望可以时常见面，欢迎标星收藏哦~
来源：内容来自technews，谢谢。
从台积电最新北美技术论坛特别强调的技术，近一半篇幅与先进封装有关，加上无论台积电、英特尔、三星甚至韩国政府，都计划倾国家之力发展先进封装，能看出半导体发展、芯片效能提升，先进封装技术无疑扮演关键角色。
随着摩尔定律的放缓与面临微缩物理极限，半导体巨擘越来越仰赖先进封装技术推动性能的提升。随着封装技术从2D 往2.5D、3D 推进，芯片堆叠的连接技术也成为各家公司差异化与竞争力的展现。而「混合键合」（Hybrid Bonding）就视为芯片连接的革命性技术。
什么是混合键合？
混合键合又称为直接键合互连(Direct Bond Interconnect，DBI)，如果将芯片视为小积木，混合键合就像神奇胶水，让两颗小积木直接黏在一起。当然，真正原理并非胶水，而是透过两个芯片覆盖介电材料如二氧化矽(SiO2)，介电材料嵌入与芯片相连的铜接点，接着将两芯片接点面对合，再透过热处理让两芯片铜接点受热膨胀对接。
相较仍是封装主流技术的凸块（Bump）接合，混合键合最大优势是缩小接点间距，以凸块接合来说，最小接点间距约20μm，但混合键合能缩小至1μm 甚至更低。
另一方面，芯片更小接点间距意味相同尺寸，混合键合能做出更多I/O 接点，甚至能在1cm2芯片做出百万个I/O 接点，相较传统覆晶焊锡接合，接点数能提升千倍以上。
此外，混合键合只会让芯片多1~2μm 厚度，微凸块高度则落在10~30μm，故采用混合键合有助降低芯片堆叠厚度，同时省去微凸块间的填充材料。
另外，透过混合键合制作铜接点传递讯号，不仅更稳定，耗能也只有微凸块三分之一甚至更低，有助节能散热。混合键合还能减少芯片机械应力，提升产品可靠性，同时支援更高的资料传输速度，以及达成更低能耗表现。
CIS 成混合键合商用化的第一个领域，Sony 拥关键技术
尽管，让先进封装真正声名大噪并备受关注与追逐的产品是AI 芯片，然而，第一个采用混合键合的商用化产品其实是搭载智慧手机的影像传感器（CIS），采混合键合量产最多芯片的公司并非目前代工龙头台积电，而是专精影像传感器的Sony。
Sony 2016 年为三星旗舰手机Galaxy S7 Edge 生产的IMX260 CIS，就采混合键合，将划素层堆叠于ISP（影像讯号处理器）上，达成接点间距仅9μm 左右的里程碑。
台积电、英特尔技术内涵与差距
除了CIS 领域，高阶CPU 产品是另一个采混合键合的大宗领域，这无疑是台积电的主场。
第一个采用这项先进封装连接技术的CPU 是AMD 于COMPUTEX 2021 发表的3D V-Cache，就是台积电SoIC 解决方案Cu / Oxide Hybrid Bonding 高密度封装，将快取记忆体（SRAM）堆叠于运算单元CCX （CPU Complex）上，让CPU 获更多L3 快取记忆体容量。
AMD 公开资料，相较微凸块（Microbumps），3D V-Cache 混合键合加上TSV，让芯片接点密度提升15 倍，互联能效超过三倍。
AMD 案例也显示台积电凭SoIC 解决方案混合键合关键，为芯片I/O 提供键合间距的可扩展性，进而实现高密度芯片连接。
当芯片连接间距低于10μm，混合键合就能发挥优势，也能将同质和异质小芯片整合到单个类似SoC 的芯片，达成芯片更小与更轻薄的目标，整合至先进CoWoS 和InFO 解决方案。
同样早早布局先进封装的英特尔也在2020 年的Architecture Day 发表先进封装采混合键合，计划用于3D 封装Foveros Direct，当时宣布同年试产混合键合芯片。
英特尔有望今年逻辑芯片与互连器先采用混合键合。英特尔白皮书说Foveros Direct 采晶粒对晶圆混合键合，间距预估9μm，第二代产品缩小至3μm。
HBM 将是混合键合下个里程碑
当然，除了已用混合键合推出商用产品的CIS 和CPU，还有一个领域也积极开发混合键合新世代产品，就是需多层堆叠的HBM 产品。
同样因AI 芯片备受业界关注的HBM，正是透过堆叠DRAM 层数提高资料处理速度，透过TSV 加上填充物连接数层DRAM 层。同样以堆积木概念想HBM，相较传统须透过钢骨（TSV）稳固多层积木，混合键合就像胶水，能将每块芯片以间距最小方式连在一起。
据目前在HBM 市占率最高的SK 海力士公布的讯息，HBM 芯片标准厚度为720微米（μm），SK 海力士预估2026 年量产第六代HBM（HBM4）需要垂直堆叠16 个DRAM，对目前封装技术是大挑战。而SK 海力士在2023 年即已打算将混合键合技术应用至HBM4 产品。
而目前在HBM 市场落后于SK 海力士的三星，也在先前提出考虑在其HBM4 的产品中，采用混合键合技术。尔后有业界消息传出，三星已完成采用16 层混合键合HBM 记忆体技术验证，采用混合键合技术的16 层堆叠HBM3 记忆体样品运作正常，意味着其HBM4 记忆体量产将可能采用混合键合技术。
另一方面，三星在晶圆代工领域的竞争对手台积电与英特尔都早已有混合键合技术商品化实例的同时，三星先进封装解决方案中的混合键合技术消息却相对有限。根据三星在SAFE 论坛中公布的讯息，其3D 堆叠封装技术X-Cube 也将采用混合键合技术，芯片连接间距能达到4μm，预计推出时间是2026 年。
混合键合技术仍有多项挑战待克服
尽管混合键合备受业界期待，被视为是发展3D 封装下革命性技术，它也仍面临多项技术发展的挑战。像是成品裸晶的良率问题，以及键合介面需要超高平整度对封装制程的大考验。另一方面，混合键合的制程需要ISO3 以上的洁净等级，对传统封测厂厂来说将大幅增加成本，以及考验其厂务和环境管控能力。
不过，芯片性能提升从过去仅掌握在制程演进手中，转变为先进封装扮演关键角色，已是产业共识。越来越多供应商投入混合键合技术的开发，无疑将大举加速这项技术的发展，并进一步驱动芯片性能的快速推进。
点这里加关注，锁定更多原创内容
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
今天是《半导体行业观察》为您分享的第3768期内容，欢迎关注。
『半导体第一垂直媒体』
实时 专业 原创 深度
公众号ID：icbank
喜欢我们的内容就点“在看”分享给小伙伴哦